ELETTRONICA "VINTAGE"

"UN PO' DI STORIA OLIVETTIANA..."

di Andrea Sicco

A gran richiesta da parte dei lettori di ALASSIO iTEK, ripercorriamo le strade che condussero ai numerosi successi a livello mondiale da parte della più conosciuta fabbrica italiana di calcolatori elettronici degli anni sessanta.

Il nostro breve viaggio partirà dai progetti realizzati dal gruppo di lavoro diretto dal Prof. Ing. Piergiorgio Perotto, un settore aziendale orientato dal medesimo non tanto verso la gamma medio-grande dei calcolatori ma piuttosto verso il calcolo da tavolo, il trattamento dei dati di ufficio e l’automazione delle filiali bancarie. Si realizzarono le cosiddette "fatturatrici", combinando un moltiplicatore elettronico "UME" con le contabili meccaniche "Audit". Si realizzarono terminali come il "TC380", associando un'unità elettronica programmabile ad una telescrivente. Nasceva così un nuovo gruppo di esperti che avrebbe posto in essere la "Perottina" o "Programma 101" (P101), una nuova calcolatrice programmabile da tavolo. Nel 1965 questo compatto prototipo di tecnologia avanzata già trasportabile, segnò una pietra miliare nella storia dell’elettronica ed informatica italiana a livello internazionale, essendo la prima realizzazione al mondo di macchina elettronica già definibile come "Personal Computer".

Perotto, assieme ai progettisti della "P101" De Sandre e Garziera, scelse, come memoria interna, una *linea di ritardo di tipologia "magnetostrittiva", un filo di acciaio vettore della trasmissione sonica, in alcuni millisecondi, di un treno di impulsi rappresentanti un migliaio di bit. Per la "P101" tale scelta si rivelò ben presto come un vero e proprio successo.

La stessa tecnologia di gestione di memoria era già stata adottata per un altro prototipo, tra cui, quello condotto da un altro gruppo di esperti, denominato "35 elettronica", un elaboratore di dimensioni maggiori ma concettualmente simile. Nella 35, al fine di raggiungere una capacità di memoria desiderata, senza prolungare eccessivamente i tempi di accesso, si decise di utilizzare non una linea ma quattro linee magnetostrittive in parallelo. Il tutto fu inviato dall’ufficio sistemi a fare quella che più tardi sarebbe stata una "independent review del progetto 35". Fu tale progetto ad incontrare purtroppo alcune difficoltà tecniche. La sincronizzazione tra quattro linee si rivelò estremamente instabile, richiedendo tarature giornaliere. Per far fronte al problematico processo di sincronizzazione, ed al trattamento al volo dei dati emessi da quattro linee diverse, era stata costruita una logica complessa, ormai arrivata oltre 1.800 NOR gates con altrettanti transistor. Il costo complessivo di questa struttura logica aveva già superato quello di una memoria a nuclei, come ad esempio quella di 4K, già in uso nell’elaboratore "Elea 4001" che implementava una capacità superiore con un tempo di accesso enormemente inferiore rispetto alle cosiddette linee magnetostrittive.

Nel giro di circa un mese di tempo, emerse l’impostazione della "4035" che, con circa 730 transistor iniziali ed oltre ad una matrice di memoria RAM a nuclei, svolgeva la funzione di unità centrale e di controllo di una stampante parallela. Fu possibile realizzare una logica di controllo a sequenza mediante la scelta di un set di istruzioni semplificato e senza ricorrere necessariamente ad una memoria ROM di microprogrammi. Le operazioni venivano svolte entro il tempo degli accessi alla RAM strettamente necessari. La moltiplicazione, per esempio, era gestita da un software dedicato. Nei test complessivi, la nuova soluzione superava, per più di un ordine di grandezza, la velocità della 35. La velocità disponibile veniva sfruttata anche per il controllo delle due operazioni di input-output simultanee, gestite sdoppiando la logica di sequenza dell’unità centrale, in modo da farle seguire due attività tra di loro asincrone. Tutta la logica di priorità e d'interlacciamento tra le due operazioni simultanee comprendeva 6 NOR gates, una configurazione talmente ottimizzata da meritare il brevetto. Il sistema fu infatti successivamente brevettato. Le strutture dei dati della 4035 erano state definite in coerenza con l’architettura "byte-oriented" della serie statunitense "360 IBM".

La "General Electric" stava acquisendo i laboratori dalla Olivetti quando il progetto esecutivo di "Elea 4035" era già più che avviato, giungendo alla traduzione in piastrine e cablaggi, a confermare un periodo di severa ma puntuale revisione di tutte le iniziative in corso.

Tutti i progetti vennero raffrontati con le specifiche che la General Electric aveva approntato per la gamma dei prodotti che intendeva collocare sui mercati internazionali. Gli esami finali diedero risultati purtroppo negativi per quasi tutti i progetti in corso, salvo una possibilità emersa per la macchina 4035. Quest’ultima si avvicinava, come costi e prestazioni, alle specifiche GE di una macchina denominata "Triad", in realtà non un elaboratore ma un "terminale batch", cioè un’unità analoga a prodotti simili della IBM e della Univac, destinata esclusivamente a ricevere dati da linea telefonica per poi stamparli e già predisposta a leggere schede perforate per trasmetterne i dati in linea. Fu collegato al 4035 un governo linea per mettere a punto le sovrapposizioni della linea con ulteriori input-output. Un messaggio trasmesso in linea doveva cioè corrispondere a più righe stampate oppure a più schede lette. La sovrapposizione "1 a 1", tra due operazioni elementari di input-output, non era più sufficiente, si dovevano cioè sovrapporre "1 a n". Ben presto si raggiunse l’obiettivo e la GE riconobbe che il risultato ottenuto soddisfaceva le specifiche della Triad e, con le sue caratteristiche di elaboratore "general purpose", si era confermato affidabile anche in prospettiva di un mercato molto più ampio di quello precedentemente ipotizzato.

La 4035 fu ribattezzata "Olivetti General Electric" o "OGE Elea 4-115" e, con l’uscita della Olivetti dalla "joint venture" con la GE, semplicemente "GE 115". La guida del gruppo, per gli aspetti organizzativi, fu affidata a Lugari. Dolazza dimostrò la possibilità di miglioramento delle prestazioni del 115 passando dal dimensionamento temporale di caso pessimo ad un dimensionamento accuratamente definito in modo statistico: "il ciclo di memoria venne ridotto, semplicemente tarando le temporizzazioni, da 10 a 5,5 microsecondi". Il 115 fu lanciato nel ‘65 e restò il prodotto base per circa dieci anni.

Nell’ambito del gruppo internazionale, GE, di cui faceva parte oltre alla OGE anche la "Bull General Electric", si avviò l’iniziativa per realizzare una linea di elaboratori "Linea 100", destinata a soddisfare la fascia al di sopra del 115 e al di sotto dei "GE 400 e 600", modelli realizzati negli Stati Uniti d'America.

Gli esperti olivettiani, con i colleghi francesi, stabilirono un’architettura hardware compatibile verso l’alto, a partire dal 115, riuscendo a convincerli che la compatibilità poteva essere impostata come estensione propria del set di istruzioni 115, senza penalizzare idee e obiettivi da loro già definiti in precedenza per un elaboratore di classe media nominato "140". La linea così impostata comprendeva, oltre al 115 che subì anche un ridisegno esterno detto "New Line" ed un downgrade commerciale detto "105", un nuovo elaboratore affidato alla Olivetti, detto "130" (in downgrade anche "120") e nella parte alta il "140" della Bull, modello abbandonato prima dell’industrializzazione.

Nel ‘66, e nei primi mesi del ‘67, si lavorò sull’impostazione logica del 130, che utilizzava i primi circuiti integrati MSI, da 16 flip-flop su un chip per costruire un set di registri, anticipando così una tecnica successivamente battezzata "bit-slice". Soverini e Collina, assieme ad altri colleghi, completarono ed ingegnerizzarono la macchina.

La Olivetti, nel frattempo, si prefissò un nuovo, ulteriore, effettivo passaggio all’elettronica, dopo quello interrotto dalla cessione dei laboratori aziendali alla statunitense General Electric, nella ormai consueta indifferenza della classe politica italiana.

*Memoria "a linea di ritardo": l'uso delle memorie a linea di ritardo risale agli anni quaranta e può essere imputata a John Adam Presper Eckert. Questa tipologia di memoria in ambito elettronico-informatico fu utilizzata in alcuni elaboratori elettronici dell'epoca e richiedeva una periodica lettura e riscrittura dei dati, pena la degradazione delle informazioni memorizzate. Rispetto alle moderne memorie digitali, quest'ultima era una memoria ad accesso sequenziale. Le informazioni s'inserivano all'interno della memoria come impulsi elettrici, la memoria traduceva il segnale in un'onda meccanica a propagazione lenta in un mezzo ad elevata densità (mercurio). Alternativamente le onde si propagavano in una bobina detta magnetostrittiva o in un cristallo detto piezoelettrico. Il mezzo fisico era in grado di memorizzare da centinaia fino a migliaia di impulsi contemporaneamente. Una volta che le onde meccaniche raggiungevano la fine del mezzo, venivano convertite in impulsi elettrici e nuovamente reinserite nel mezzo stesso. L'accesso a un generico dato richiedeva l'attesa del passaggio del segnale, ovvero che, in media, il segnale attraversasse metà del mezzo fisico, richiedendo alcuni microsecondi.

Nell'ambito del convegno sui temi dell’E-Health Care e delle Scienze della Vita (www.lifetechforum.it), che si svolgerà il 6 e il 7 Aprile presso il CISEF (Centro Internazionale Studi e Formazione Germana Gaslini) si terrà la 

ASSEGNAZIONE DEL PREMIO

"PER L'INNOVAZIONE DIGITALE"

   DEDICATO A PEROTTO E ZUCCA

L'evento avrà luogo giovedì 7 aprile alle ore 16

con interessanti interventi e vedrà anche la partecipazione di alcuni vincitori degli anni passati (vedi locandina)

L’ingresso è libero; il CISEF si trova in Via Romana della Castagna (Genova Nervi: http://www.cisef.org/dove_siamo.php )

Con l'occasione ricordo che è aperta l'iscrizione ad AICA e che il Vostro sostegno ci è indispensabile per organizzare manifestazioni quale questa a supporto di giovani talenti, oltre a sostenere lo sviluppo del sistema delle competenze digitali in Italia. Le modalità di iscrizione sono reperibili sul sito www.aicanet.it

Roberto Ferreri